Синтезатор синусоидального сигнала
Схема, изображённая на рисунке 1, способна синтезировать синусоидальное напряжение частотой от 0,01 Гц до 1 мГц. На вход двоичного счётчика IC1 подаётся тактовый сигнал с частотой, в 32 раза большей, чем частота синусоиды на выходе устройства, выходы Q0..Q3 этого счётчика через логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) IC2 соединяются с резисторами R1..R4, общий ток которых суммируется на входе операционного усилителя IC3. При низком логическом уровне на выходе Q4 двоичного счётчика IC1 логические элементы микросхемы IC2 работают как повторители, если же на выходе Q4 устанавливается высокий логический уровень, то логические элементы микросхемы IC2 работают как инверторы. Этот уровень меняется через каждые 32 входных такта (или через каждые 16 тактов на выходе Q0 счётчика IC1). Таким образом при низком логическом уровне на выходе Q4 микросхемы IC1 формируется один период синусоиды (спадающий), при высоком - второй период (восходящий), вся синусоида состоит из 2*24=32 ступенек.
Рис.1. CD4040 - аналог 561ИЕ20, CD4030 - аналог 561ЛП2, OP77 - аналог К140УД17
Поскольку на выходе схемы синусоидальный сигнал имеет ступенчатую форму, то для придания сигналу традиционного вида его следует проинтегрировать, что можно сделать путём подключения конденсатора параллельно резистору R5. Величина ёмкости конденсатора зависит от рабочей частоты и определяется по формуле
C=1/(16*Fout*R5)
где С - ёмкость интегрирующего конденсатора, мкф;
Fout - частота синусоиды на выходе операционного усилителя IC3, Гц;
R5 - сопротивление резистора R5 в Омах (2200).
Hobby Elektronika 1999 №11
